下图显示了VARON的设计过程。第一步是将VARONIP导入用户的目标设计中。 VARONIP是用RTL（VerilogHDL）编写的。这允许用户将VARONIP导入用VerilogHDL或VHDL编写的用户设计和环境中。第二步是选择要观察的AXI信号，然后完成VARONIP配置并注入用户设计。 VARONIP的实现完成后，运行仿真，将选定的信号数据提取到文件中并执行仿真。最后，启动VARON监视器并加载总线性能数据，然后使用各种性能分析工具来启动性能分析。 01VARONIP配置下图显示了VARONIP。 VARONIP由时钟计数器，读写侧的延迟计数器，RTL编写的缓冲区和C语言编写的文件输出软件组成。 1.时钟计数器ACLK（由ARESETn初始化）的单位时间测量计数：可以从仿真参数设置周期间隔（单位时间）。 2.延迟计数器（事务）延迟计数器可以捕获1个AXI总线端口。捕获交易时间和突发长度。 3.缓冲区（DPI-C）收集每个端口的时钟计数器和事务处理信息，并将其通过DPI-C传递到文件输出软件以输出文件。该图显示了在AXI总线标准上读取/写入事务的捕获时间。例如，VARON测量读取事务需要3个等待周期。地址等待时间是从ARVALID语句到ARREADY语句，它表示从主机到主机将地址发送到从机的延迟。访问时间是指从接收地址到开始数据传输的时间。数据周期是从接收到的第一个突发数据到接收到的最后一个突发数据的周期。它取决于RVALID和RREADY握手，并且可能与实际的传输突发长度不同。 02示例设计下图显示了一个简单的示例设计。该示例设计包含8个读/写主通道，这些通道通过主端口和2个从端口连接到MEMCAXI总线互连，并且从端口（连接到MEMC）由主端口的AXIID和接收到的端口号AXIID生成。在典型的性能分析中，用户希望捕获来自MEMC端口的数据传输量和突发长度，以及来自主端口的等待时间，等待时间段和数据传输量。该示例将连接主机和互连的AXI总线记录为“主侧”，并且将互连和MEMC连接的AXI总线记录为“从侧”。该图是将示例设计运行34,000个周期时仿真结果的主机访问图像视图。对于两个MEMC端口，VARON每200个时钟周期（单位时间）捕获一次数据传输量。 03结果分析示例下图显示了设计中VARON监视器的分析图示例。 VARON仿真版本允许用户通过一次仿真获得所有分析图。该模拟运行80,000个时钟周期，单位时间（用于测量数据量的间隔时间）为200个时钟周期。以下是图中的分析结果图表的列表。每个AXIID和单位时间从站侧都读取数据传输量。每个AXIID和单位时间从站侧都读取数据传输量分布。主站侧读取每个端口/ ID的事务顺序图。每个端口的主端口借助VARON末端读取延迟分布监控器，用户可以在分析图上执行以下操作。垂直/水平滚动（通过滚动条和光标键。）放大，缩小和缩放适合（通过按钮和键+，-，f）。工具提示：移动鼠标以捕获并显示该值。指定显示的时钟周期数（时间序列图）以搜索意外值（按钮和键：Ctrl-F）以打开对话框->设置范围（最小和最大值）->以红色突出显示超出范围的捕获。以下是搜索具有较大延迟值的事务的示例。 VARON通过“按端口读取延迟数字直方图”帮助用户找到延迟值超过目标范围的交易。图表。 ①单击“按端口读取延迟数的直方图”。 ②点击“查找超出范围的值”。按钮。 ③为Port0设置等待时间0的最小值和等待时间100的最大值，然后单击“确定”。 ④超出范围的交易将以红色突出显示。 2.该示例使用“通过端口/ ID读取事务时序图”。图表以查找延迟值超出目标范围的交易。 ①单击“按端口/ ID读取交易顺序图”。诊断