据台湾媒体报道，代工领导台积电在上周的会议上透露了其3nm工艺的更多细节。据悉3nm采用了FinFET架构和EUV技术。在相同性能下，相对于5nm的3nm逻辑密度将增加70％，性能将提高10-15％，功耗将降低25-30％，并且面积将是31.7nm的1 / 1.7。原来的。 EUV掩模层的数量将增加一倍。此前，ASMLCEOPeter Wennink在财务报告中指出，在5纳米工艺中使用的EUV掩模层的数量将超过10，而在3纳米工艺中使用的EUV掩模层的数量将超过20。 EUV掩模层将大大增加。替代深紫外线（DUV）多次曝光过程。此外，该报告还指出，台积电将积极购买EUV光刻设备，并将在未来3-5年内保持拥有全球最大EUV生产能力的半导体工厂。在先进技术方面，台积电一直处于行业的最前沿。该公司的EUV技术已进入批量生产，其制造工艺涵盖7 + nm，6nm和5nm。据设备制造商称，台积电7 + nm最多采用四个EUV掩模层，预计将使用此工艺批量生产AMD的新一代Zen3架构处理器。 6nm已于第四季度开始量产，EUV掩模的数量与7 + nm相比增加了一层。包括联发科，英伟达和英特尔在内的主要制造商将使用6nm生产新一代产品。 5nm工艺的批量生产将于今年下半年开始，主要针对苹果公司的A14和A14X处理器的批量生产，包括AMD，高通，Nvidia，英特尔，Broadcom等，将引入5nm工艺。明年后开始大规模生产新一代产品。此外，3nm产品将于2021年投放市场，并于2022年开始批量生产。